MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP9320983

Publication date:

1997-12-12

Inventor(s):

MANABE KOJI; SATO NORITOSHI

Applicant(s)::

NISSAN MOTOR CO LTD

Requested Patent:

JP9320983

Application Number: JP19960160787 19960601

Priority Number(s):

IPC Classification: H01L21/28; H01L21/304; H01L21/768

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To prevent an increase in contact resistance without increasing wiring

SOLUTION: An n-type diffusion layer 2 is formed near to a surface of a p-type Si semiconductor substrate 1. A natural oxide film 6 on a contact face 5 of a contact hole 4, which is formed by etching an interlayer insulating film 3, is removed in an acid cleaning step and cleaned again in a hydrochloric acid and hydrogen peroxide solution to form an Si oxide film 7. An Al-Si layer is deposited in a sputtering method, and an Al-Si wiring is formed by etching. A heat treatment step is carried out to improve contact characteristics. Since silicon is not exposed at the contact face 5 as an interface between the Si substrate 1 and the Al-Si film 8, a deposition area of solid phase epitaxial silicon is made smaller even when heat treatment is carried out, as compared with a case that the Al-Si film is deposited without forming the Si oxide film 7 and the heat treatment is carried out. As a result, the increase in contact resistance can be prevented.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-320983

(43)公開日 平成9年(1997)12月12日

(51) Int.Cl. 6		酸別記号	庁内整理番号	FΙ			技術表示箇所
H01L	21/28	301		HOlL	21/28	301M	
	21/304	341			21/304	341M	
•	21/768				21/90	С	

審査請求 未請求 請求項の数3 FD (全 5 頁)


(21)出願番号	特願平8 -160787	(71)出顧人	000003997	
			日産自動車株式会社	
(22)出顧日	平成8年(1996)6月1日		神奈川県横浜市神奈川区宝町2番地	
		(72)発明者	真鍋 幸二	
			神奈川県横浜市神奈川区宝町2番地 日	産
			自動車株式会社内	
		(72)発明者	佐藤 文紀	
		Ì	神奈川県横浜市神奈川区宝町2番地 日	産
		}	自動車株式会社内	
		(74)代理人	弁理士 菊谷 公男 (外3名)	

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 配線コストを増大させることなくコンタクト 抵抗の増加を抑える。

【解決手段】 p型Si半導体基板1の表面近傍にN型拡散層2が形成される。層間絶縁膜3をエッチングして形成されたコンタクトホール4のコンタクト面5上に形成された自然酸化膜6を酸洗浄により除去し、再度塩酸・過酸化水素液で洗浄してSi酸化膜7を形成する。その後Al-Si膜8をスパッタ法により堆積し、エッチングによりAl-Si配線9を形成した後、熱処理してコンタクト特性を向上させる。Si半導体基板とAl-Si膜8の境面であるコンタクト面5にSiが露出していないため、熱処理を行っても、コンタクト面5に発生する固相エピSi析出面積は、Si酸化膜7を形成せずにAl-Si膜を堆積し熱処理を行った場合に比べて極めて小さく、コンタクト抵抗の増加が抑えられる。



【特許請求の範囲】

【請求項1】 Si半導体基板上に層間絶縁膜を堆積し、コンタクトホールを開孔する工程と、前記コンタクトホールの底面に形成される自然酸化膜を酸洗浄により除去する工程と、前記コンタクトホールの底面にSi酸化膜を形成する工程と前記コンタクトホールおよび前記層間絶縁膜上にAl-Si配線を形成する工程を具備してなることを特徴とする半導体装置の製造方法。

【請求項2】 前記Si酸化膜を形成する工程は、コンタクトホールの底面の塩酸・過酸化水素液による洗浄からなることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記Si酸化膜は、前記自然酸化膜の厚さと略同等の厚さに形成することを特徴とする請求項1 または2記載の半導体装置の製造方法。

【発明の詳細な説明】

【産業上の利用分野】

【0001】本発明は半導体装置の製造方法に関し、とくに配線工程においてSi半導体基板とAl-Si配線をコンタクトホールで接続する半導体装置の製造方法に関する。

[0002]

【従来の技術】従来の半導体装置は、配線金属がコンタクトホール部分でSi半導体基板と接続され、配線材料としては、Alを用いることが多い。図3の(a)はこのような従来の半導体装置の一例におけるコンタクトホール部の断面図である。p型Si半導体基板11の表面近傍にN型拡散層12が形成され、p型Si半導体基板11上に層間絶縁膜13とコンタクトホール14が形成されている。Al配線16はコンタクト面15でN型拡散層12と接続される。

【0003】A1配線16とN型拡散層12のコンタクトのオーミック特性を向上させるために400~450℃の熱処理が、A1配線16形成後に行われる。この熱処理中に、Si半導体基板のSiがA1中に拡散し、その抜けた後にA1が拡散することにより、図3の(b)に示すようなアロイスパイク17ができてしまうことがある。アロイスパイクは接合短絡やリーク電流の増加をもたらし、半導体装置の性能を低下させる。

【0004】このような問題の対策として、A1に数%のSiを添加したA1-Si合金を配線材料として用いる方法が知られている。A1中に溶けだすSiの量はA1配線後の熱処理温度でのSiのA1への固溶度等で決まるため、A1中にあらかじめSiを添加しておくことにより、アロイスパイクの発生を防止できる。

【0005】図4は、配線材料としてA1-Si合金を用いた従来のコンタクトホール部の製造方法の一例を示す。図4の(a)はp型Si半導体基板の部分断面図である。p型Si半導体基板1の表面には厚さ25nmの熱酸化膜3bが形成され。その後、イオン注入法を用い

て、所定の場所に As^+ イオンを70KeVの加速エネルギーでドーズ量 $4E15cm^{-2}$ 打ち込む。

【0006】次に(b)に示すように、熱酸化膜3b上に、厚さ800nmのPSG膜3a(燐添加SiO2膜、 P_2 O5:4mol%)を堆積する。PSG膜3aは、大気下で、加熱した基板表面に原料ガスを供給し、化学反応により膜形成を行う常圧CVD(Chemical Vapor Deposition)法により形成される。その後、 N_2 雰囲気中で20分間、950℃で熱処理をおこないAs*イオンを注入した場所にN型拡散層2が形成される。

【0007】熱酸化膜3bと、酸化膜上に形成されたPSG膜3aの2層から層間絶縁膜3が構成される。コンタクトホール21はエッチングにより層間絶縁膜3に開孔される。コンタクトホール21の底のコンタクト面22の上側にはSiの自然酸化膜23ができている。バッファード沸酸液(HF:NH。F)で洗浄を行い、乾燥させると図4の(c)に示すように自然酸化膜23が除去される。

【0008】次に図4の(d)に示されるように、スパッタ法により配線用のA1-Si膜24が堆積され、フォトリソグラフィー・エッチング法を用いて、配線パターンに加工され、(e)に示されるA1-Si配線25が形成される。その後、A1-Si配線25とN拡散層2のコンタクトのオーミック特性を向上させるために、400~450℃の熱処理が行われる。

[0009]

【発明が解決しようとする課題】ところが、このように配線金属としてA1-Si合金を用いた場合、アロイスパイクの防止は可能であるが、新たな問題が発生する。コンタクトホール21の底面に形成される自然酸化膜23を酸洗浄により除去すると、コンタクトホール21の底面にはN型拡散層2のSiが露出され、この上にA1-Si配線25が形成される。そのために、その後の熱処理中に、A1-Si配線25とN型拡散層2の境界面で露出されたSiを基底としてA1-Si合金中のSiが固相エピタキシャル成長し、固相エピSi析出26が発生する。

【0010】図5に直径3μmのコンタクトホールにおける固相エピSi析出の観察図を示す。これは、配線工程終了後の半導体装置からAl-Si配線を取り除き電子顕微鏡でコンタクト面22を観察した様子を模式的に示したものである。コンタクト面22には大きな面積の一枚岩状の固相エピSi析出26が発生し、コンタクト面22の面積のほぼ40%を塞いでいる。固相エピSi析出中の不純物濃度はN型拡散層の不純物濃度に比べ非常に低いため、固相エピSi析出はコンタクト抵抗を増加させる原因となり、コンタクト部における固相エピSi析出が占める割合が大きいと、コンタクト抵抗増加の影響が著しくなり、半導体装置の性能が低下する。

【0011】近年、この固相エピSi析出を防止するために、図6に示すようにTiやMoSixを材料としたバリヤメタル27をA1-Si配線25とN型拡散層2の間に挟みこむ方法が用いられるようになった。しかしながら、このような従来のバリヤメタルを用いた半導体製造方法では、バリヤメタル材料のTiやMoSixが高価であることに加えて、配線工程数も増加し、配線コストがかなり高くなってしまう。半導体装置の高密度化に伴い製造工程の中で配線工程が占める割合は増加しつつあり、配線工程でのコスト削減が望まれている。

【0012】したがって本発明は、上記従来の問題点に鑑み、配線コストを増大させることなく、コンタクトホールにおける固相エピSi析出によるコンタクト抵抗の増加を抑え、良好な価格性能比を有する半導体装置の製造方法を提供することを目的とする。

[0013]

【課題を解決するための手段】上記目的を達成するために、本発明は、Si半導体基板上に層間絶縁膜を堆積し、コンタクトホールを開孔する工程と、前記コンタクトホールの底面に形成される自然酸化膜を酸洗浄により除去する工程と、コンタクトホールの底面にSi酸化膜を形成する工程と、コンタクトホールおよび層間絶縁膜上にAl-Si配線を形成する工程を具備するものとした

【0014】とくに上記Si酸化膜を形成する工程は、コンタクトホールの底面を塩酸・過酸化水素液により洗浄しておこなうのが望ましく、また、その際形成するSi酸化膜は上記自然酸化膜の厚さと略同等の厚さとするのが好ましい。

[0015]

【作用】自然酸化膜を酸洗浄により除去した後、A1-Si膜を堆積する前に、コンタクトホールの底面に薄いSi酸化膜を形成することにより、Siが境界面に露出されない。そのために、A1-Si配線形成後に行われる熱処理中の固相エピSi析出を抑えることができ、コンタクトホール内に占める固相エピ析出を小さな面積に留めることができる。とくに塩酸・加酸化水素液を用いて基板を洗浄することにより、コスト高となるような工程を要しないでコンタクト面にSi酸化膜を成長させることができる。

[0016]

【発明の実施の形態】発明の実施の形態を実施例により説明する。 図1は本発明をp型Si半導体基板に設けられたN型拡散層を有する半導体装置に適用した実施例のコンタクトホール部の製造工程を示す断面図である。図1の(a)はエッチング技術により拡散層上部の層間絶縁膜が除去され、コンタクトホールが形成されたコンタクトホール部の断面図である。前述した図4の(a)および(b)に示される従来例と同様の工程で、p型Si半導体基板1およびN型拡散層2、PSG膜3aと熱

酸化膜3bの2層から構成される層間絶縁膜3およびコ タクトホール4が形成される。

【0017】コンタクトホール4は、フォトリソグラフィーによりコンタクトホールを形成するためのレジストパターニングを行い、その後 C_2 F_6 、 CHF_3 ガスを用いて、RIE (Reactive Ion Etching)法でエッチングを行い形成される。コンタクトホール4の底面であるコンタクト面5上には、Si表面に成長する厚さ1nmの自然酸化膜6ができている。すなわち図1の(a)は図4の(b)と同じ工程段階である

【0018】自然酸化膜6は組成が不安定なことに加えて、RIE法によるエッチング処理中に生成された反応性生成物がコンタクト面上に残留し、自然酸化膜中に含まれる場合があるため、次にSi半導体基板を酸洗浄して、自然酸化膜6を除去する。 洗浄液としてはバッファード沸酸液が使用され、まずSi半導体基板を20秒間洗浄し、さらに10分間純水でリンスする。図1の(b)は、リンス後のコンタクトホール部の断面を示し、コンタクト面5が露出されている。

【0019】つぎに、塩酸・加酸化水素液($HC1:H_2O_2:H_2O=1:1:5$)を用いて、基板を洗浄し、コンタクト面に厚さ1nmのSi 酸化膜を成長させ、IPAベーハー乾燥器を用いて基板を乾燥させる。図1の(c)は乾燥後のコンタクトホール部の断面を示し、コンタクト面5上にSi 酸化膜7が形成されている

【0020】乾燥後の基板表面に、マグネトロンスパッタリング法を用いて、A1-Si膜 (1wt%Si)を厚さ1000nm堆積して、(d)に示すように、A1-Si 膜8が形成される。さらに、A1-Si 膜に配線パターンを形成するためにレジストパターンニングを行い、 H_3 PO4 液を用いて、A1をエッチングし、その後レジストをO2プラズマで除去して、A1-Si 配線9を形成する。そして層間絶縁膜上に残されたSi 残渣を CF_4 ガスプラズマにより除去する。なお、A1-Si i 膜8の堆積には、製造条件によっては、蒸着法を使用できる。

【0021】このあと、N型拡散層2とA1-Si配線9とのコンタクトのオーミック特性を向上させるために400℃のH2雰囲気で熱処理を行う。図1の(e)は熱処理後のコンタクトホール部の断面図であり、小さな固相エピSi析出10が発生している。

【0022】図2に本実施例の製造方法で作られた直径 3μmのコンタクトホールにおける固相エピSi 析出の 観察図を示す。これは、配線工程終了後の半導体装置からA1-Si配線を取り除き、電子顕微鏡でコンタクト面を観察した様子を模式的に示したものである。コンタクト面5には小さな固相エピ析出10が発生しているが、コンタクト面の面積のほぼ5%であり、実効上コン

タクト抵抗の上昇を引き起こすことの無い面積にとどまっていることがわかる。

【0023】この実施例は以上のように構成されているので、A1-Si膜を堆積する前に、塩酸・過酸化水素液で洗浄することにより、固相エピSi析出を抑えることができ、配線コストを増大させることなく、コンタクトホールにおける、コンタクト抵抗の増加を抑え、価格性能比の向上した半導体装置を製造することができる。【0024】

【発明の効果】以上のとおり、本発明はSi半導体基板上に設けられた層間絶縁膜に開孔されたコンタクトホールの底面に形成される自然酸化膜を酸洗浄により除去した後に、再度コンタクトホールの底面に、塩酸・過酸化水素液による洗浄により薄いSi酸化膜を形成し、その後コンタクトホールと層間絶縁膜の上にA1-Si膜を堆積するものとしたので、A1-Si膜とSi半導体基板の境面であるコンタクトホールの底面にSiが露出されず、コンタクトホールの底面における固相エピSi析出を小さな面積に抑えることができる。したがって、配線コストを増大させることなく、コンタクトホールにおける固相エピSi析出によるコンタクト抵抗の増加を抑え、価格性能比の向上した半導体装置を製造することができる。

【図面の簡単な説明】


【図1】本発明の実施例の製造工程を示す図である。

【図2】実施例におけるコンタクト面の状態を示す模式 図である。

【図3】従来の半導体装置を示す断面図である。

【図4】従来の製造工程を示す図である。

【図2】



【図5】従来の製造工程によるコンタクト面の状態を示す模式図である。

【図6】他の従来の半導体装置を示す断面図である。 【符号の説明】

- 1 p型Si半導体基板
- 2 N型拡散層
- 3 層間絶縁膜
- 3a PSG膜
- 3 b 熱酸化膜
- 4 コンタクトホール
- 5 コンタクト面
- 6 自然酸化膜
- 7 Si酸化膜
- 8 A1-Si膜
- 9 A1-Si配線
- 10 固相エピSi析出
- 11 p型Si半導体基板
- 12 N型拡散層
- 13 層間絶縁膜
- 14、21 コンタクトホール
- 15、22 コンタクト面
- 16 A1配線
- 17 アロイスパイク
- 23 自然酸化膜
- 24 A1-Si膜
- 25 A1-Si配線
- 26 固相エピSi析出
- 27 バリヤメタル

【図3】

